Historique technique récent du firmware Micro1401 Mk 2

Dernière version maintenant téléchargeable gratuitement. Vous pouvez également consulter l’historique technique du micrologiciel du micro mk1 ou du Micro-3.

Date Révision Récapitulatif
12/09 16
CEDpost 14 Auto-Test
Pld851 13 FPGA
M1401 14 Monitor
Angel 02 Boot
  • Corrige une erreur rare de synchronisation d’écriture CNA présente dans les versions 11 et 12 de Pld851.
01/09 15
CEDpost 14 Auto-Test
Pld851 12 FPGA
M1401 14 Monitor
Angel 02 Boot
  • Code d’autotest ajusté de manière à éviter les (très rares) erreurs erronées.
  • Matériel ajouté pour détecter la source de erreurs de surcharge (overrun).
  • Faute corrigée dans le départ d’horloge CAN déclenché dans Pld851, version 11.
  • Erreur de synchronisation corrigée au début des conversions CAN cadencées.
10/08 15
CEDpost 14 Auto-Test
Pld851 12 FPGA
M1401 14 Monitor
Angel 02 Boot
  • Code d’autotest ajusté de manière à éviter les (très rares) erreurs erronées.
  • Matériel ajouté pour détecter la source de erreurs de surcharge (overrun).
  • Faute corrigée dans le départ d’horloge CAN déclenché dans Pld851, version 11.
  • Erreur de synchronisation corrigée au début des conversions CAN cadencées.
10/08 14
CEDpost 13 Auto-Test
Pld851 10 FPGA
M1401 14 Monitor
Angel 02 Boot
  • Nombreux tests protégés contre les impulsions sur les entrées d’événement pendant les tests.
  • Test supplémentaire ajouté pour les conversions CAN cadencées.
  • Support ajouté support pour le registre OVRSRC afin de donner plus d’informations en cas d’erreur d’interruption.
  • Code émulant les EEPROM en mémoire flash amélioré de manière à éviter les problèmes sur les écritures EEPROM.
04/08 13
CEDpost 12 Auto-Test
Pld851 10 FPGA
M1401 13 Monitor
Angel 02 Boot
  • Correction du code de transfert d’hôte afin de réparer un problème au niveau des transferts de données haute performance dans Spike2.
04/08 12
CEDpost 12 Auto-Test
Pld851 10 FPGA
M1401 12 Monitor
Angel 02 Boot
  • Intègre des mécanismes de transfert de données de ventilation/regroupement (scatter/gather) vers le PC hôte, ainsi que des fonctions d’accès aux bus I2C généralisées.
10/07 11
CEDpost 12 Auto-Test
Pld851 10 FPGA
M1401 11 Monitor
Angel 02 Boot
  • SetADCList étendu de façon à autoriser les sous-paquets.
  • Utilise le tag EEPROM pour détecter la synchronisation matérielle.
11/06 10
CEDpost 12 Auto-test
Pld851 10 FPGA
M1401 10 Monitor
Angel 02 Boot
  • L’autotest ne génère pas de messages d’erreur inexacts pour les tests de réinitialisation E0CSR et E1CSR lorsque les signaux sont connectés sur les entrées E0 et E1.
05/06 9
CEDpost 11 Auto-test
Pld851 10 FPGA
M1401 10 Monitor
Angel 02 Boot
  • Amélioration du support de données USB dans les situations d’utilisation intensive
  • Amélioration de la synchronisation du test d'interruption après défaut de CAN, le test d’interruption vérifie l’absence d’interruption
  • Attend que l’interface USB soit configurée avant de lancer l’autotest
  • Amélioration de la génération de l’impulsion de réinitialisation et du support de message d’interruption du temporisateur de système
02/05 8
CEDpost 09 Auto-test
Pld851 08 FPGA
M1401 09 Monitor
Angel 02 Boot
  • SetTimerClock supporte le caractère d'horloge T pour sélectionner un début déclenché par front d'impulsion, p. ex. DIGTIM.
  • Self-test traite mieux les voyants à diode d'erreur lors de la signalisation des erreurs à travers l'interface USB.
08/04 7
CEDpost 08 Auto-test
Pld851 08 FPGA
M1401 08 Monitor
Angel 02 Boot
  • Extension des commandes INFO et CONFIG
04/04 6
CEDpost 08 Auto-test
Pld851 08 FPGA
M1401 07 Monitor
Angel 02 Boot
  • Logique de réinitialisation USB améliorée
  • Multiplexeur de conversion analogique-numérique 6 bits et registre de test mis en oeuvre
  • Tests sur les sorties numériques synchronisées améliorés
  • Support USB amélioré
  • Détection de type USB améliorée
  • Commande INFO étendue
04/03 5
CEDpost 06 Auto-test
Pld851 07 FPGA
M1401 05 Monitor
Angel 02 Boot
  • Prévention du dépassement de capacité des données de caractères USB
  • Meilleure synchronisation dans l'accès EEPROM série de boîtier supérieur
  • Boucles de données de rampe et d'adresse de rampe de débogage
10/02 4
CEDpost 06 Auto-test
Pld851 07 FPGA
M1401 04 Monitor
Angel 02 Boot
  • Auto-test " Post " teste désormais la logique DILDATN.
  • FPGA Les améliorations apportées sur la puce logique FPGA permettent des mises à jour de DAC plus rapides.
08/02 3
CEDpost 04 Auto-test
Pld851 06 FPGA
M1401 05 Monitor
Angel 02 Boot
  • Auto-test : support ajouté pour le processeur 2270 et les référencements tests de boîtier supérieur.
  • FPGA: amélioration de la rapidité d'accès d'interface USB, addition d'adresse de lecture non-destructive (DILDATN) pour les entrées numériques " low byte " (de 0 à 7).
  • Monitor: Support ajouté pour le processeur 2270, et nombreux canaux ADC. Addition d'une commande d'effacement d'emplacement de puce Flash.
  • Boot: Addition d'un code d'initialisation pour le 2270.
03/02 2
CEDpost 02 Auto-test
Pld851 01 FPGA
M1401 03 Monitor
  • Auto-test: Régler pour traiter la version 1à volts et l'option Patch des tests DAC.
  • Monitor: Régler les problèmes de minutage éventuels avec PC très rapides.
12/01 1
CEDpost 01 Auto-test
Pld851 01 FPGA
M1401 02 Monitor
  • Le chargement de commandes a été consolidé.